Лекция №2 (19. 02. 10) Теперь «Узлы и блоки»




Скачать 146.57 Kb.
НазваниеЛекция №2 (19. 02. 10) Теперь «Узлы и блоки»
Дата публикации02.04.2013
Размер146.57 Kb.
ТипЛекция
odtdocs.ru > Банк > Лекция

Теоретические основы построения ВС.

Системы обработки данных



Под системой обработки данных понимают совокупность технических средств и программного обеспечения, предназначенного для обслуживания пользователей и технических объектов. В состав технических средств входит оборудование для ввода и вывода , хранения данных. Дополнительно к техническим средствам относят разнообьразные средства сопряжения и аппаратуру передачи данных по существующим каналам связи. Функцией систем обработки данных состоят в выполнение требуемых операций. Исторически первые системы обработки данных были предназначены для решения научных задач (разработка вооружения и разработка ядерной техники).

В настоящее время системы обработки данных используются почти во всех областях: начиная от обработки данных и кончая контроллерами, которые устанавливаются в системы автомобилей. Исторически первыми и до сих пор наиболее распространёнными являются одномашинные системы обработки данных, построенные на базе одной единственной ЭВМ с традиционной однопроцессорной структурой.

В настоящее время накоплен огромный опыт по проектированию именно таких систем обработки и программных средств для управления реальными технологическими и техническими процессами. Однако одномашинные системы обработки при любом уровне технологий не могут обеспечить абсолютную надёжность и могут использоваться только там, где возможный выход из строя аппаратуры и соответственно системы не ведёт к фатальным последствиям.

Учитывая, что все направления исследования были так или иначе связаны с областью, где должна быть обеспечена 100% надёжность, то уже начиная с 60-х годов ЭВМ начали связывать между собой для повышения надёжности и эти несколько ЭВМ образовывали конгламерат, который называли вычислительным комплексом. В ранних вычислительных комплексах связь между ЭВМ осуществлялась через внешний почтовый ящик т.е. внешнюю ПЗУ.
^ ЭВМ = ОБЩЕЕ ПЗУ = ЭВМ
Такая связь называется косвенной и оказывается эффективной только в случае редкого взаимодействия каждой ЭВМ с общим накопителем. Если происходит одновременное обращение к общему ЗУ с обеих из них, то это снижает скорость взаимодействия на всех них потому, что приходится ждать очередь на монопольное владение ЗУ.
RAM
Лекция №2 (19.02.10)
Теперь «Узлы и блоки».

^

Узлы и блоки.

Память.


Микпроцессорная система обязательно имеет шину адреса, с помощью которой можно адресовать любое устройство в шине или ячейку памяти, шину дынных, с помощью которой можно передавать и получать данные в обе стороны и ещё несколько сигналов, которые называют шинами управления.

Микпропроцессорные системы представляют из себя набор







Далее большая схема: МП связана с RAM, ROM и I/O через 3 шины.
К памяти ещё относятся различные накопители. Они относятся к I/O.
RAM. Требования:


  • Требуемая разрядность. Чаще всего разрядность шины данных совпадает с разрядностью процессора.

  • Требуемая ёмкость. Память должна содержать в себе необходимое количество адресов.

  • Наращиваемость.


По шине адреса сигналы идут только от МП. Источником сигнала на шине адреса является микропроцессор за исключением очень редким случаев. А по шине данных сигналы идут в обе стороны. Любое устройство может выставить сигналы на шину данных. Остальные устройства не должны мешать осуществлять другим устройствам выдачу информации. Выходом из этой ситуации является перевод неактивных микросхем в Z-состояние. И наличие этого перехода является жизненно необходимым.
Восьмиразрядная микросхема памяти:
Представляет собой D-триггер. Если мы захотим прочитать информацию, то она есть на выходе Q, если же мы хотим записать инфорацию, то необходимо подвести необходимый уровень на вход D.











Если мы хотим увеличить ёмкость, то необходимо увеличить количество ячеек. Битовая память объединяется в байты. Потом объединяеются дальше:
Рисунок: 4 ячейки.
Требования к сигналам управления.


  1. CS – Chip Selector – служит для выбора микросхемы памяти в целом.

  2. WR – Write – запись информации.

  3. RD – Read – чтение информации.



















Большой рисунок с ячейками. На вход C суммируются CS, WR и A. А – дешифратор.

На D идёт Ruff.
На D:





Регистр. Это устройство отличается тем, что у него выход находится в Z-состоянии.
Вставить большой рисунок!
Существуют такие «чёрные ящики»:






Временная диаграмма:


































Лекция №3 (26.02.10)
Самая популярная память на материнских платах – динамическая.

Основой динамической памяти является конденсатор.
Имеется паразитный ток разряда, который даже при отсутствии обращения обязательно разрядит ёмкость. В зависимости от качества конденсатора это паразитное сопротивление может быть больше или меньше и время разряда ~ 100мс и это значит, что не реже, чем этот промежуток времени необходимо обратиться к этой ячейке и восполнить эти заряды на конденсаторе. Не просто так как необходимо прочитать значение в ячейке и дополнить ток. Многоступенчатая процедура. Сначала разряжают и смотрят как быстро ток выходит из него. Если долго – 1. Если быстро – 0. С помощью источника тока подаётся необходимая порция электричества, необходимая для установления значения. Схема подзаряда.
Элементарная ячейка:


Для увеличения объёма хранимой информации эти ячейки объединяют в матрице (строки, столбцы).
Рисунок с матрицей.
Абсолютно аналогично элементарные конденсаторы располагаются в узлах этой двумерной матрицы. Затвором обращены к строкам (Row), а выходом обращены к столбцам (Column). Принята двуступенчатая обращения: сначала выбирается адрес строки, а потом адрес столбца к которому будет происходить обращение и таким образом у нас может быть адресована каждая ячейка.
Магистраль Адреса (Маi). И на этой магистрали поочерёдно должны появляться сигналы, соответствующие адресу выбранной строки и адресу выбранного столбца. Это мультиплицированная магистраль адреса. Сигнал о том, что в данный момент времени на магистрали адреса находится сигнал адреса строк – RAS (Row Access Strobe).
Адрес выбранной строки защёлкивается в микросхеме по задней линии фронта по линии RAS. Сигнал выбора столбца CAS (Column Access Strobe).
По заднему фронту этого сигнала происходит фиксация адреса столбца. Сигнал более опасный.


























RAS – CAS – WE – OE – DQ (data query) ( DI (data input) – DO (data output))
Задержка появления информации на линии данных называется временем доступа и составляет 140 – 150 нс.
Цикл записи отличается от цикла чтения всего навсего полярностью сигнлов WE.

Время цикла – время через которое можно начинать новый цикл после начала предыдущего (75 – 125 нс.).

В случае записи возможно 2 варианта:

Ранняя запись. Сигнал K упадает при нулевом значении линии WE.

Поздняя запись.
На рисунке сигналы «перевёрнуты».
Данные выставляются заранее на шину данных.

Вследом за чтением идёт цикл регенерации (скрытый цикл регенерации).
Лекция №4 (05.03.10)
Регенерация выполняется сразу у всех ячеек строки матрицы. При регенерации осуществляется обновление всех ячеек одной строки происходит одновременно и необходимость в адресации строки отпадает. Современные технологии позволяют иметь макисмальный период регенерации от 8 до 64 милисекунд. Как правило в банке памяти расположены число ячеек кратное восьми и типичными считаются размеры 512 и т.д. Различиют распределённую регенерацию. Это случай, когда некое управляющее устройство (контроллер памяти) запускает циклы одиночной регенерации с неким одиночным периодов. По каждому из этих сигналов обновляется содержимое одной строки памяти. Исторически в качестве промежутка времени был выбран период 15.6 микросекунд (Refrash Rate). Полный период регенерации составляет n * t_rf. Второй вариант регенерации – это регенерация пакета, когда работа происходит в обычном режиме, в течении которого быстро-быстро происходит обновление всех строк памяти сразу. Каждому методу присущи свои недостатки: шина занята, простаивает. T = n*t_rf < 8-64 мС.
Рассмотрим самые простые механизмы:
Механизм регенерации:
RIR
RAS only refresh




RAS
CAS
MA


CBR
CAS before refresh




RAS
CAS
MA

Скрытая регенерация:
RAS
CAS

Данный способ имеет одну хорошую сторону – применяется в видео ОЗУ. К видео ОЗУ обращение происходит всегда и постоянно.
Лабораторная работа №1.
Основные схемы включения операционного усилителя.
I = 0; R = бесконечности.

Delta U = нулю.
Лекция №5 (12.03.10)




RAS



CAS

MA

DQ

^

Производительность памяти.


Очень важный пареметр, определяющий производительность памяти. Под производительностью памяти мы будем понимать скорость записи или чтения, измеряемую в байтах в секунду. Производительность определяется циклом чтения.
Параметр: длительность пакетных циклов чтения (Memory Burst Read Cycle) и именно он сейчас является основной сравнительной характеристикой при сравнении между собой различных видов памяти. Выглядит так: 5-2-2-1 и показывает сколько тактов сигнала синхранизации циклов чтения приходится на 1, 2, 3, и т.д. цикл чтения. Появился вместе с 32 разрядными процессорами. Показывает насколько последующие циклы чтения удаётся делать ббыстрее первого.
Банком памяти называют совокупность элементарных модулей, обеспечивающих требуемую для системы разрядность. Если требуемый набор памяти набирать с помощью банков и смежные блоки памяти с точки зрения программы располагать в разных физических банках памяти, то при последовательном обращении банки смогут работать поочерёдно, что позволит активную фазу в одном банке совмещать с фазой регенерации в другом банке

Если мы сможем собрать такую память, то прочитав из одного банка мы можем тут же читать из другого банка памяти в то время как в первом банке будет выполняться скрытая регенерация.
Все методы и различия памяти посвящены улучшению производительности памяти.
Память или метод обращения к памяти FPM. Дополнительный режим работы контроля памяти. Fast Page Mod. Повысить производительность можно так: сказать, что строка не меняется, и при следующем цикле происходит обращение к столбцу той же самой строки. Активная строка называется страницей. Память вешается через чипсет.


Лекция №5 (19.03.10)




RAS





CAS







MA





DATA


Установив на выходах данных рагистры защёлки, которые сохраняют информацию долго и до запрещающего сигнала, и подобный способ получил название организации памяти с EDO (Extended Data Out).
CAS – регенерация. За счёт неё сокращаем длину нулевого сигнала.
5:2:2:2
Организация памяти BEDO (Burst EDO).

Позволяет достичь 5:1:1:1.




RAS




CAS
MA



DATA






Вводится автоинкрементация MA по CAS.
Разбить большую работу на как можно большее число элементарных операций.
КОП — ОП1 — ОП2 — ОП — РЕЗ
КОП — ОП1 — ОП2 — ОП — РЕЗ
КОП — ОП1 — ОП2 — ОП — РЕЗ

Данный способ называется асинхронным доступом. Так же существует с синхронным доступом – SDRAM.
Данная память использует ряд дополнительных стигналов:
CLK – сигнел синхронизации и кажждое из действий памяти прострабировано сигналом clock (CLK).

CS – специальный сигнал, разрешающий декодирование команд (Chip Selector).
Старший разряд в циклах чтения-записи означает включение регенерации. Современная память наряду с конвеером содержит в себе достаточно сложное регистроуправление и поэтому воспринимает несколько комманд, которые можно на неё подавать.
RAS = 0

CAS = 1 => Активация банка (выбор строки)

WE = 1
Командой активации банка мы выбираем не только строку, но и микросхему.
RAS = 1

CAS = 0 => Запись

WE = 0
RAS = 1

CAS = 0 => Чтение

WE = 1
RAS = 0

CAS = 1 => Регенерация

WE = 0
Тогда цикл обращения памяти выглядит следующим образом:

CLK

DQ





RAS

CAS

WE

AO … Alo





^ CS

RAS = 0


CAS = 0

WE = 0


BA1

BA0

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0







Rd/Wr Mode

Latency

CAS

Packet Mode

Packet

Length


Packet mode – режим работы микросхемы. Чередование.

Latency CAS – через сколько тактов после упадание сигнала CAS появяться данные.
Лекция (02.04.10)
Специальный вид памяти – Кэш. Кэш – перевод: тайник. Логически не виден.
MP === КЭШ (SRAM) === DRAM
Когда процессору требуется получить очередную команду (её код или операнд), то в первую очередь проверяется не находяться лим требуемые данные в кэше. Если да, то данные читаются прямо из кэша и такое событие называется кэш-попаданием. Если же затребованных данных не имеется, то такое событие называется кэш-промахом. И кэш из оперативной памяти считается блоком данных фиксированной длиных, содержащих в том числе и затребованные данные. Учитывая, что для процесса выполнение программы характерно локализация ссылок, то с весьма высокой долей увереннности можно утверждать, что последующие запросы в микропроцессоры будут относится к загруженному блоку данных.
В оперативной памяти принято выделять слова и блоки:
слова

__________

__________

__________ блок (4 слова)

__________

В свою очередь кэш организован в виде строк, каждая из которых содержит 1 блок.
Тэг Блок

[_______][0, m, 2m, …. Nm ]

[№блока][1, m+1, 2m+1, Nm+1 ]

[_______][m-1, 2m-1, Nm-1 ] S блоков
Очевидно, что если в оперативной памяти умещается m блоков, то для того чтобы все уместить все данные в кэше нужно так же m блоков. На деле же s много меньше m.

Неоднозначность отображение каждоого из блоков на соответствующую строку. Для отображения нужного элемента вводят «тэг». И в этом тэге у нас по идее должен хранится номер того блока, информация из которого хранится в данной строке кэша.
Три способа организации кэша:
Прямое отображение. Direct mapping. При таком способе за каждой строкой кэша закрепляется один из нескольких возможных блоков.
1 0 [xxxxxxxxxxxxxxxxx]

m-1 [xxxxxxxxxxxxxxxxx]

2 m [xxxxxxxxxxxxxxxxx]

2m-1 [xxxxxxxxxxxxxxxxx]

3 2m [xxxxxxxxxxxxxxxxx]

3m-1 [xxxxxxxxxxxxxxxxx]
Альтернативой рассмотренному является метод Ассоциативный.
* Ассоциативное отображение.

* В любой строке можжет содержаться любой блок.
Ещё один метод: Комбинированный.
Чипсет:























Общими для всех PС являются: распределение адресов памяти, распределение адресов I/O, организация прерываний, система прямого доступа к памяти.
Лекция (09.04.10)
24-х разрядная шина данных.

С 0 по 15 мультиплексированы.




ALE

AB
ALC


Сегментация регистров:
DS [ ]

CS [ ]

SS [ ]
[ ] – смещение.
Смещение, которое складывалось 16-тиразрядным … счётчика.

Образование двадцатиразрядного адреса.
Максимальное число, которое может быть получено составляет: 10FFEFh.
Процессор 80286:
24 линии адреса. Адресация 16 мегабайт памяти.
640кб : 00000h – gFFFFh : Counventional Memory

384кб : A0000h – FFFFFh : UMA

00000h – 003FFh : Interupt Vector

00400h – 004FFh : Variable Bios

00500h – 00xxxh : Область DOS

^ 1000h – 0FFFFh : Область пользовательских программ

___________________________________________
A 0000h – BFFFFh : Video RAM

B 0000h – DFFFFh : Adapter ROM

E 0000h – EFFFFh : Резерв

F 0000h – FFFFFh : BIOS
Процессор 80386:
32-х разрядный, адресация 4гб памяти.
ОС:
Если одновременно запущено несколько процессов, то каждому из них должен быть выделен кусочек памяти.
Процесс – это понятие включающее в себя: закрытое адресное пространство, список идентификаторов ресурсов, исполняемая программа, уникальный идентификатор процесса (дескриптор), контекст защиты, минимум 1 исполняемый поток.
Деление пространства оперативной памяти.
Деление на куски. Равномерно 64мб по 8 мб на 8 кусков. Или неравномерно. Размещение программы в секции. В случае если память равномерная, то быдет происходить хроническая недозагрузка. С неравномерной проблема остаётся. Гораздо эффективнее является использование секции переменной длины. Длина соответствует размеру процесса.


ОП – 1МБ

1)
ОП

[ ] ОС – 128кб

[ ] – 896кб
2)
ОП

[ ] ОС – 128кб

[ ] ПР1 – 320кб

[ ] – 576кб
3)
ОП

[ ] ОС – 128кб

[ ] ПР1 – 320кб

[ ] ПР2 – 224кб

[ ] – 352кб
4)
ОП

[ ] ОС – 128кб

[ ] ПР1 – 320кб

[ ] ПР2 – 224кб

[ ] ПР3 – 228кб

[ ] – 64кб
5)
ОП

[ ] ОС – 128кб

[ ] ПР1 – 320кб

[ ] – 224кб

[ ] ПР3 – 228кб

[ ] – 64кб
6)
ОП

[ ] ОС – 128кб

[ ] ПР1 – 320кб

[ ] ПР4 – 128кб

[ ] – 96кб

[ ] ПР3 – 228кб

[ ] – 64кб

7)
ОП

[ ] ОС – 128кб

[ ] ПР2 – 224кб

[ ] – 96кб

[ ] ПР4 – 128кб

[ ] – 96кб

[ ] ПР3 – 228кб

[ ] – 64кб
Адресации.
Логическая адресация – осуществляется внутри процесса.

Все прикладные программы работают не с физическими адресами, а с логическими. Логический адрес не учитывает начальный адрес размещения.
Логический адрес связан с физическим: Физический = Логический + Базовое смещение.
Пускай нам удалось разбить всё пространство требуемое процессу на небольшие блоки фиксированного размера. Назовём их страницами.
Процесс

[ страница ] программа

[ ]

[ ]

[ ]

[ ]
ОП

[ ] фрейм

[ ]

[ ]

[ ]

1)
Процесс
стр1

стр2

стр3

стр4

ОП
Фрейм 13 – свободен

Фрейм 14 – свободен

Фрейм 15 – свободен

Фрейм 16 – занят

Фрейм 17 – занят

Фрейм 18 – свободен

Фрейм 19 – занят

Фрейм 10 – свободен
2)
Процесс
стр0

стр1

стр2

стр3
ОП
Фрейм 13 – стр0 Прлоцесс А

Фрейм 14 – стр1 Прлоцесс А

Фрейм 15 – стр2 Прлоцесс А

Фрейм 16 – занят

Фрейм 17 – занят

Фрейм 18 – стр3 Прлоцесс А

Фрейм 19 – занят

Фрейм 10 – свободен
Табл стр1
0 — 13

1 — 14

2 — 15

3 — 18


Необходимо, чтобы логический адрес содержал бы в себе адрес страницы, к которой происходит обращение и смещение внутри страницы. По адресу страницы сможем высчитать тот номер фрейма, к которому нужно обратиться и уже от его начала выполнить сдвиг адреса. В итоге попадаем на физическую адресацию.

Добавить документ в свой блог или на сайт

Похожие:

Лекция №2 (19. 02. 10) Теперь «Узлы и блоки»
Исторически первыми и до сих пор наиболее распространёнными являются одномашинные системы обработки данных, построенные на базе одной...

Лекция №2 (19. 02. 10) Теперь «Узлы и блоки»
Исторически первыми и до сих пор наиболее распространёнными являются одномашинные системы обработки данных, построенные на базе одной...

Логические блоки дьенеша – универсальный дидактический материал
Наиболее эффективным пособием являются логические блоки, разработанные венгерским психологом и математиком Дьенешем для ранней логической...

Лекция №1
Лекция № Общие принципы эффективной организации учебного процесса. Физиологиче­ская цена учебных нагрузок

Лекция №1
Лекция № Общие принципы эффективной организации учебного процесса. Физиологиче­ская цена учебных нагрузок

Лекция №1
Лекция № Общие принципы эффективной организации учебного процесса. Физиологиче­ская цена учебных нагрузок

Лекция №1
Лекция № Общие принципы эффективной организации учебного процесса. Физиологиче­ская цена учебных нагрузок

Лекция №01 Введение в курс "Базы Данных"
Описание: Вводная лекция. Понятие данных. Предшественники баз данных. Назначение и основные компоненты среды базы данных. Системы...

Адаптация первоклассников к школе
А самое главное — школьной формы. Теперь идя в школу на праздник они чувствовали себя такими взрослыми. Ведь люди на улице улыбаются...

В сравнении с LuxBlend для Блендера 49, LuxBlend25 намного лучше...
В сравнении с LuxBlend для Блендера 49, LuxBlend25 намного лучше совместим с Блендером. Вместо добавления своего окна, LuxBlend25...

Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2013
контакты
odtdocs.ru
Главная страница